8.3十进制计数显示器的设计制作

任意进制计数器是指计数器的模 (n为正整数)的计数器, 例如，模5、模9、模12计数器以及十进制计数器等都属于它的范畴。 

利用已有的集成计数器构成任意进制计数器的方法通常有三种:

(1) 直接选用已有的计数器。例如，欲构成十二分频器，可直接选用十二进制异步计数器7492。 

   (2) 用两个模小的计数器串接，可以构成模为两者之积的计数器。 例如，用模6和模10计数器串接起来，可以构成模60计数器。74LS390构成的十进制计数器实际上就是二进制计数器和五进制计数器进行串接构成。

(3) 利用反馈法改变原有计数长度。 这种方法是，当计数器计数到某一数值时，由电路产生的置位脉冲或复位脉冲，加到计数器预置数控制端或各个触发器清零端，使计数器恢复到起始状态，从而达到改变计数器模的目的。

下面我们重点介绍第三种方法构成任意进制计数器。

一．反馈清零法构成 N进制计数器，适用于有清零端的集成计数器

1. 异步清零法

适用于具有异步清零端的集成计数器。

【例3-1】  用74LS161异步清零法构成六进制加法计数器。 

分析：利用74LS161的异步清零端RD，强行中止其计数趋势，返回到初始零态。如设初态为0，则在前5个计数脉冲作用下，计数器QDQCQBQA按4位二进制规律从0000～0101正常计数。当第6个计数脉冲到来后，计数器状态QDQCQBQA=0110，这时，用 S6 = 0110 作为控制信号通过与非门强行将Q3Q2Q1中的1引回到RD端，借助异步清零功能，使计数器回到0000状态，从而实现六进制计数。

电路图及状态图如下图所示。在此电路工作中， 0110状态会瞬间出现，但并不属于有效循环。图3-11（a）所示是用集成计数器74161和与非门组成的6进制计数器。

图3-11   异步清零法组成6进制计数器

异步清零存在缺点：

① 存在一个极短的过渡状态；

② 清零的可靠性较差。原因是在许多情况下，各触发器的复位速度不一致，复位快的触发器复位后，立即将复位信号撤消，使复位慢的触发器来不及复位， 因而造成误动作。 改进的方法是加一个基本RS触发器。如图3-12（a）所示，其工作波形见图3-12（b）。当计数器计到0110时，基本RS触发器置0，使端为0，该0一直持续到下一个计数脉冲的上升沿到来为止。因此该计数器能可靠置0。

2.  同步清零法

适用于具有同步清零端的集成计数器。

【例3-2】  用74LS163 构成六进制加法计数器

分析：163为同步清零，即清零端出现有效电平时，计数器输出不能立刻为 0，只是为置 0作好了准备，需要再输入一个 CP 脉冲 ，才能为 0。因此，应在输入第(6 -1) 个 CP 脉冲 后，用  = 0101 作为控制信号去控制电路，产生清零信号加到同步

清零端。当输入第 6 个CP 脉冲时，计数器清零。

解题步骤：

① 写出 S6 的二进制代码为   S6 = 0110（正好是“6”对应的二进制数。）

② 写出反馈置 0 函数

③连接电路

图3-12   改进型异步清零法组成6进制计数器

图3-13所示是用集成计数器74163和与非门组成的6进制计数器

图3-13集成计数器74163和与非门组成的6进制计数器

同步和异步清 0 功能构成 N进制计数器的方法比较异同点

步骤相同：

（1) 写出加反馈清0 信号时所对应的计数状态。

(2) 写出反馈清0函数。

(3) 画连线图。

差别：

异步置 0 计数器加反馈置 0 信号时所对应的计数状态为；

同步置 0 计数器加反馈置 0 信号时所对应的计数状态为 。

二．反馈置数法构成 N进制计数器，适用于有置数端的集成计数器。

反馈置数法利用集成计数器的置数端，强行中止其计数趋势，返回到并行输入置数端状态。

利用置数功能构成 N进制计数器的步骤：

(1)确定 N进制计数器需用的N个计数状态，并确定预置数。

(2)写出加反馈置数时所对应的计数器状态：异步置数时，异步置数与时钟脉冲无关，只要异步置数端出现有效电平，置数输入端的数据立刻被置入计数器。因此，利用异步置数功能构成N进制计数器时，应在输入第N个 CP 脉冲时，写出对应的二进制代码，将输出为1的通过控制电路产生置数信号，使计数器立即置数。

　  同步置数与时钟脉冲有关，当同步置数端出现有效电平时，并不能立刻置数，只是为置数创造了条件，需再输入一个CP 脉冲 才能进行置数。因此，利用同步置数功能构成 N进制计数器时，应在输入第(N– 1)个 CP 脉冲时，写出对应的二进制代码，通过控制电路产生置数信号，这样，在输入第 N个 CP 脉冲 时，计数器才被置数。

(3)写出反馈置数函数：根据 (或 )和置数端的有效电平写出置数信号的逻辑表达式。

【例3-3】  74LS161采用反馈置数法构成七进制计数器

1．反馈置零法

分析：设计数器从 QD QC QB QA= 0000 状态开始计数，因此，取 DCBA= 0000。由于74LS161同步置数，因此可利用74LS161的端，强行中止其计数趋势，返回到并行输入数DCBA状态。

设计步骤：

①  写出 S7-1 的二进制代码：S7-1 = S6 = 0110

②  写出反馈置数函数：

③  画电路图如下图3-14所示。

2.反馈置数法

上述计数器必须从0000开始计数，而有些情况希望计数器的输出不从零开始。例如电梯的楼层显示，电视预置台号等，若使用置零法就无法实现，所以我们采取置数法来

实现，例如要实现3～9的循环计数功能，我们只需在1001时将输出状态置为0011即可，

电路如下图3-15所示。

图3-14  反馈置零法构成七进制计数器电路图和状态转换图

图3-15  置数法实现七进制计数器电路图和状态转换图

利用反馈置数法实现N进制计数器应首先弄清置 0 或置数功能是同步还是异步的，同步则反馈控制信号取自  ；异步则反馈控制信号取自  。反馈置 0 法和反馈置数法的主要不同是：反馈置 0 法将反馈控制信号加至置 0 端；而反馈置数法则将反馈控制信号加至置数端，且必须给置数输入端加上计数起始状态值。

综上所述，改变集成计数器的模可用清零法，也可用预置数法。清零法比较简单，预置数法比较灵活。但不管用那种方法，都应首先搞清所用集成组件的清零端或预置端是异步还是同步工作方式，根据不同的工作方式选择合适的清零信号或预置信号。

三．计数器的级联

反馈置 0 法和反馈置数只能实现模小于集成计数器模 M的N进制计数器；将模 M1、M2、…、Mm的计数器串接起来 (称为计数器的级联) ，可获得模 N = M1 · M2 · … · Mm 的大容量N进制计数器。两个模N计数器级联，最多可实现N×N的计数器。

    （1）同步级联。

图3-16是用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为16×16=256。计数器CP端同时接到时钟信号，即两芯片的CP相连。

图3-16   74161同步级联组成8位二进制加法计数器

在低位片计至 “15”之前，RCO低 = 0，禁止高位片计数；当计至“15”时，CO低 = 1，允许高位片计数，这样，第 16 个脉冲来时，低位片返回 “0”，而高位片计数一次。

每逢 16 的整数倍个脉冲来时，低位片均返回“0”，而高位片计数一次。因此，实现了 8 位二进制加法计数。

两个 4 位二进制计数器级联则构成 8 位二进制计数器，即 256 进制计数器。从高位 读出的是高 4 位二进制数，而从低位 读出的是低 4 位二进制数。

利用2片四位二进制计数器可实现小于256进制的任意进制计数器。

   【例3-4】  用74LS161组成72进制计数器

   解：因为N＝72，而74161为模16计数器，所以要用两片74161构成此计数器。

先将两芯片采用同步级联方式连接成256进制计数器，然后再借助74161异步清零功能，在输入第72个计数脉冲后，计数器输出状态为0100 1000时，高位片（2）的Q₂和低位片（1）的Q₃同时为1，使与非门输出0，加到两芯片异步清零端上，使计数器立即返回0000 0000状态，状态0100 1000仅在极短的瞬间出现，为过渡状态，这样，就组成了72进制计数器，其逻辑电路如图3-17所示。

(2)异步级联

异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即用前一级的进位输出端作为后一级的时钟信号，即两芯片的CP不相连。

图3-17  例4的逻辑电路图

用两片二—五—十进制异步加法计数器74290采用异步级联方式组成的二位8421BCD码十进制加法计数器如图3-18所示，模为10×10=100。

图3-18   74290异步级联组成100进制计数器

两个十进制计数器级联构成 100 进制计数器。从高位读出的是十位数，而从低位 读出的是个位数。

同样用2片十进制计数器可实现小于100进制的任意进制计数器。

【例3-5】 用74L390实现64进制计数器

因为N＝64，74L390内部有两个模10计数器，因此采用同步级联方式可连接成100进制计数器，然后再借助74390异步清零功能，在输入第64个计数脉冲后，计数器输出状态为0110 0100时，十位片的Q2Q1和个位片Q2同时为1，使与门输出1，加到两组计数器异步清零端上，使计数器立即返回0000 0000状态，状态0110 0100仅在极短的瞬间出现，为过渡状态，这样，就组成了64进制计数器，其逻辑电路如图3-19所示。

图3-19  74LS390构成64进制计数器

任务实施

1.用集成计数器件实现12进制计数

功能要求：分别用清零法和置数法并利用74161集成二进制计数器设计一个十二进制计数器(0～11)。

测试设备：数字电路实验箱1台，数字万用表1块。

测试步骤与要求：

（1）电路原理图设计

图3-20  74161构成十二进制计数器

（2）元器件选型

根据电原理图要求，选择元器件型号。根据题目要求集成计数器选用74161。清零法中的与非门用74LS00；置数法中的三输入与非门74LS10。

（3）电路装接与调试步骤：

①     将74161管脚号标注在图3-20测试接线图中。

②     在数字电路实验箱上，按图3-20（a）连接电路。

③     检查接线无误后，打开电源。

④     利用实验箱的手动CP时钟输入，观察每一个CP时钟的上升沿到时输出端

状态的变化。并将其变化填入下表中。

表3-5 计数器输出状态表

⑤     按图3-20（b）连接电路，利用实验仪上的手动CP时钟输入，观察每一个CP时钟的上升沿到时，输出端状态的变化。并将其变化填入下表中

表3-6 计数器输出状态表

⑥ 关闭电源，整理综合实验仪。

（4）电路性能验证，画出状态转移图

2. 用十进制计数器和简单门电路实现时分秒显示电路

功能要求：74LS390十进制计数器设计时分秒电路。

测试设备：数字电路实验箱1台，数字万用表1块。

测试步骤与要求：

分析：数字钟电路应由一个六十进制的秒计数器、一个六十进制的分计数器、一个十二进制（二十四进制）小时计数器所构成。我们以周期为1S的时钟信号送入秒计数器，当计满60时，向分计数器进位；当分计数器计满60时向小时计数器进位；当小时计数器计满12(24)时，给出总清零信号，数字钟又从0开始计时。因此我们只需要分别设计六十进制计数器、十二进制（二十四进制）计数器。但必须将秒、分、时计数器连接成一个完整的数字钟电路。

（1）电路原理图设计及元器件选型

根据设计要求，选择元器件型号。能实现六十进制计数器、十二进制（二十四进制）计数器很多。可根据实际使用需要选择元器件。由于一片二—五—十进制计数器74390内部有两组十进制计数器，可减少器件使用数量，且输出为8421BCD 形式。本方案选用74LS390及与非门电路实现。

图3-21  74390构成60进制计数器

图3-22  74390构成十二进制计数器

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，因此只要设计2个60进制计数器。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器。

秒计数器的CP脉冲用周期为1s的时钟信号。当秒计数器计满60时，向分计数器进位，这时秒十位计数器Q2产生一个下降沿，用此下降沿作为分计数器的CP，当分计数器计满60时，向时计数器进位，也是用分十位计数器Q2作为时计数器的CP脉冲。这样就可实现时钟的计时功能。

（2）电路连接

在数字电路实验箱上按照上述电路图连接，秒计数器的CP脉冲由实验箱提供，每个计数器的输出分别按顺序送数码管驱动电路。检查接线无误后，打开电源。

（3）调试电路，观察数码管显示是否符合时钟计数规律。

（4）关闭电源，整理实验箱。

教学设计

   代表性视频

    进制之间的相互转化