● 8.1.2.1 FPGA/CPLD 数字电路设计经验分享

● 8.1.2.2 FPGA设计全流程

● 8.1.2.3 IC技术讲座-FPGA

● 8.1.2.4 华为Quartus II软件指南

● 8.2.1.1 CPLD Module

● 8.2.1.2 PRACTICAL DESIGN PROJECTS UTILIZING COMPLEX PR7.2.1.2 OGRAMMABLE LOGIC DEVICES

● 8.2.2.1 FPGA module

● 8.2.2.2 PAL Programming

● 8.2.3.1 A Verilog HDL Test Bench Primer

● 8.2.3.2 Brief Introduction to the HP Logic Analyzer

● 8.2.3.3 testbench_book

● 8.2.3.4 WritingTestbench

● 8.2.4.1 Digital Design Using Verilog

● 8.2.4.2 Introduction to Verilog

● 8.2.4.3 The Verilog Hardware Description Language

● 8.2.4.4 Verilog HDL Synthesis A Practical Primer

● 8.2.4.5 Verilog Reference Guide

● 8.2.4.6 卡内基梅陇大学verilog课程讲义

● 8.2.4.7 剑桥大学可综合的Verilog语法

● 8.2.5.1 Negative True and VHDL

● 8.2.5.2 VHDL Tutorial

● 8.2.6.1 lntroduction to the Quartus ll Software

● 8.2.6.2 From Programming Tools

● 8.2.6.3 Designing with Synplicity SynplifyPro &Altera's Quartus Il Software

● 8.2.7.1 Altera-EPM1270T144C5N-datasheet

● 8.2.7.2 openrisc-HW-tutorial-Altera

● 8.2.7.3 openrisc-HW-tutorial-Xilinx

● 8.2.7.4 openrisc-SW-tutorial

● 8.2.7.5 WISHBONE System-on-Chip (SoC)  Interconnection Architecture  for Portable IP Cores