1、实验目的

1、掌握触发器、锁存器，以及含异步清零、同步使能和进位脉冲输出的计数器设计。

2、学习通过软件查看设计代码综合出的RTL级原理图。

3、掌握分频器的设计。

 

2.1、实验内容

【设计性实验】复习74LS194功能特点，试在DE1-SOC系统上用FPGA设计实现一个8位移位寄存器，具有保持、并行输入并行输出、左移和右移功能。

【要求】预先设计出电路

 

【实验电路图】

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

【设计性实验】分频器的设计

已知DE1-SOC系统时钟为50MHz，是对50MHz时钟进行分频，输出10Hz时钟信号，用LED0监控分频输出信号。该项目设计文件存放的路径为：E:\BME\131123001\Lab6\ex5。

【要求】预先设计出电路

 

【实验电路图】

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

【思考题】

    1、试设计一个占空比为50%的5分频器。

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

    2、 设计一个流水灯电路，依次点亮DE1-SOC系统板上的十个发光二极管。点亮间隔时间1秒。