课程门户-章节详情

数字电路与数字系统实验第二期

廖磊

1 实验准备
- 1.1 实验教材
- 1.2 课程实施大纲
- 1.3 Quartus软件安装
- 1.4 Quartus使用教程
- 1.5 FPGA口袋实验板介绍
- 1.6 GW48-PK2实验箱介绍
- 1.7 实验报告书写说明
- 1.8 电路仿真软件
- 1.9 Verilog在线学习
2 实验1 逻辑门设计与测试
- 2.1 实验指导文档与实验报告模板
- 2.2 实验1-1 任务分析
- 2.3 实验1-2 设计输入
- 2.4 实验1-3 设计编译
- 2.5 实验1-4仿真验证
- 2.6 实验1-5 管教锁定、配置与硬件测试（GW48）
- 2.7 实验1-5 管教锁定、配置与硬件测试 (口袋实验板)
- 2.8 实验1拓展与挑战
- 2.9 实验报告提交
3 实验2 组合逻辑与层次化设计
- 3.1 实验指导与报告模板
- 3.2 基于口袋实验板的新录像
- 3.3 实验2-1 任务分析
- 3.4 实验2-2 参考源码
- 3.5 实验2-2 设计输入、编译
- 3.6 实验2-3 仿真验证
- 3.7 实验2-4 管脚锁定(GW48)
- 3.8 实验2-5 下载与硬件测试(GW48)
- 3.9 实验2-4管脚锁定、配置测试(口袋实验板)
- 3.10 实验2-6 任务2设计输入
- 3.11 实验2-7 任务2综合、仿真
- 3.12 实验2-8 任务2锁定管脚、下载、测试(GW48)
- 3.13 实验2-8 任务2锁定管脚、下载、测试 (口袋实验板)
- 3.14 实验2拓展与挑战
- 3.15 实验2报告提交
4 实验3 锁存器、触发器与寄存器设计
- 4.1 实验3指导新材料
- 4.2 实验3指导新视频
- 4.3 实验3-1 任务分析
- 4.4 实验3-1 设计范例3.3.1
- 4.5 实验3-1 设计范例3.3.2
- 4.6 实验3-1 设计范例3.3.3
- 4.7 实验3-1 设计范例3.3.4
- 4.8 实验3拓展与挑战
- 4.9 实验3报告提交
5 实验4A 计数、译码与显示
- 5.1 new实验4指导材料
- 5.2 new实验4-1 10进制计数器的设计与测试
- 5.3 new实验4-2 7段译码器设计与测试
- 5.4 new实验4-3 8位动态扫描显示
- 5.5 拓展与挑战
  - 5.5.1 8位10进制计数器动态扫描设计
- 5.6 实验4报告提交
6 实验4B 计数器与键盘防抖动设计
- 6.1 实验4-1设计分析
- 6.2 实验4-2范例讲解3.4.1
- 6.3 实验4-2范例讲解3.4.2
- 6.4 实验4-2范例讲解3.4.3
- 6.5 实验4-2范例讲解3.4.4
- 6.6 实验4-2范例讲解3.4.5
- 6.7 实验4-2范例讲解3.4.6
- 6.8 实验4-2范例讲解3.4.7
- 6.9 实验4-3 STEP1-计数器设计与基本测试(GW48)
- 6.10 实验4-3 STEP2-普通按键测试BCD60计数器(GW48)
- 6.11 实验4-3 STEP3-低频时钟测试BCD60(GW48)
- 6.12 实验4-3 STEP4-二进制分频测试BCD60(GW48)
- 6.13 实验4-3 STEP5-防抖按键测试BCD60计数器(GW48)
- 6.14 实验4-3 STEP1-计数器设计与基本测试(口袋实验板)
- 6.15 实验4-3 STEP2-普通按键测试BCD60计数器(口袋实验板)
- 6.16 实验4-3 STEP4-二进制分频测试BCD60(口袋实验板)
- 6.17 实验4-3 STEP5-防抖按键测试BCD60计数器(口袋实验板)
- 6.18 实验4拓展与挑战
- 6.19 实验报告提交（选做）
7 实验5 分频器与简易电子琴设计
- 7.1 实验5-1 任务分析
- 7.2 实验5-2 设计范例3.5.1
- 7.3 实验5-2 设计范例3.5.2
- 7.4 实验5-2 设计范例3.5.3
- 7.5 实验5-2 设计范例3.5.4
- 7.6 实验5-3 实验任务1(GW48)
- 7.7 实验5-3 实验任务2(GW48)
- 7.8 实验5-3 实验任务1(口袋实验板)
- 7.9 实验5-3 实验任务2(口袋实验板）
- 7.10 实验5拓展与挑战
- 7.11 考核方法与标准
- 7.12 实验报告提交（选做）
8 实验6 数码管动态扫描与测试
- 8.1 实验6-1 任务与原理分析
- 8.2 实验6-2 设计范例3.6.1
- 8.3 实验6-3 设计任务1(GW48)
- 8.4 实验6-3 设计任务2(GW48)
- 8.5 实验6-3 设计任务1(口袋实验板)
- 8.6 实验6-3 设计任务2(口袋实验板)
- 8.7 实验6拓展与挑战
- 8.8 实验报告提交（选做）
9 实验7 自动售货机控制器设计
- 9.1 实验7-1 任务分析与原理讲解
- 9.2 实验7-2 设计范例3.7.1
- 9.3 实验7-2 设计范例3.7.2
- 9.4 实验7-2 设计范例3.7.3
- 9.5 实验7-2 设计范例3.7.4
- 9.6 实验7-2 设计范例3.7.5
- 9.7 实验7-3 售货机分析与设计
- 9.8 实验7-3 售货机仿真与验证(GW48)
- 9.9 实验7-3 售货机仿真与验证(口袋实验板)
- 9.10 实验7拓展与挑战
- 9.11 实验报告提交（选做）
10 DA转换与波形发生
- 10.1 设计任务
- 10.2 DA转换器特性测试
- 10.3 正弦波发生器设计
- 10.4 多波形信号发生器设计
- 10.5 多波形信号发生器设计方案2
- 10.6 实验报告提交
11 期末挑战大作业
- 11.1 设计要求与评分标准
- 11.2 题目选单
- 11.3 期末挑战大作业报告提交
- 11.4 仿电台报时数字钟设计提示
- 11.5 学生作品展
- 11.6 数字电子技术
12 Multisim仿真实验（参考）
- 12.1 逻辑运算与函数转换
  - 12.1.1 与逻辑
  - 12.1.2 或逻辑
  - 12.1.3 非逻辑
  - 12.1.4 与非逻辑
  - 12.1.5 或非逻辑
  - 12.1.6 与或非逻辑
  - 12.1.7 异或逻辑
  - 12.1.8 逻辑函数的转换
- 12.2 逻辑门电路
  - 12.2.1 二极管开关电路
  - 12.2.2 双极性三极管开关电路
  - 12.2.3 MOS三极管开关电路
  - 12.2.4 二极管与门电路
  - 12.2.5 二极管或门电路
  - 12.2.6 三极管非门
  - 12.2.7 TTL反相器的基本电路及性能测试
  - 12.2.8 TTL与非门电路
  - 12.2.9 TTL或非门电路
  - 12.2.10 TTL与或非门电路
  - 12.2.11 TTL异或门电路
  - 12.2.12 集电极开路门电路
  - 12.2.13 OC门线与连接
  - 12.2.14 三态输出门电路
  - 12.2.15 74H系列与非门（74H00）的电路结构及性能测试
  - 12.2.16 74S系列与非门（74S00）的电路结构
  - 12.2.17 CMOS反相器的电路结构
  - 12.2.18 CMOS反相器的输入保护电路及特性测试
  - 12.2.19 CMOS与非门
  - 12.2.20 CMOS或非门
  - 12.2.21 漏极开路输出的与非门（CC40107）
  - 12.2.22 CMOS双向模拟开关4066
  - 12.2.23 CMOS三态门（1）
  - 12.2.24 CMOS三态门（2）
  - 12.2.25 Bi-CMOS反相器
  - 12.2.26 Bi-CMOS与非门电路
  - 12.2.27 Bi-CMOS或非门电路
- 12.3 组合逻辑电路
  - 12.3.1 三位二进制普通编码器
  - 12.3.2 8线3线优先编码器74LS148
  - 12.3.3 用两片74LS148组成的16线4线优先编码器
  - 12.3.4 二-十进制优先编码器74LS147
  - 12.3.5 用二极管与门阵列组成的3线8线译码器
  - 12.3.6 3线8线译码器74LS138
  - 12.3.7 两片74LS138接成4线16线译码器
  - 12.3.8 二-十进制译码器74LS42
  - 12.3.9 七段显示译码器74LS48
  - 12.3.10 双4选1数据选择器74LS153
  - 12.3.11 采用CMOS传输门结构的数据选择器4539
  - 12.3.12 8选1数据选择器74LS152
  - 12.3.13 半加器
  - 12.3.14 双全加器74LS183
  - 12.3.15 4位超前进位加法器74LS283
  - 12.3.16 4位数值比较器4585
  - 12.3.17 2线-4线译码器中的竞争-冒险现
- 12.4 锁存器与触发器
  - 12.4.1 用或非门组成的基本RS触发器
  - 12.4.2 用与非门组成的基本RS触发器
  - 12.4.3 同步RS触发器
  - 12.4.4 带异步置位复位端的同步RS触发器
  - 12.4.5 D锁存器电路
  - 12.4.6 集成D锁存器74LS75
  - 12.4.7 主从JK触发器74LS76
  - 12.4.8 与输入主从JK触发器7472
  - 12.4.9 CMOS传输门组成的边沿JK触发器4027
  - 12.4.10 维持阻塞结构的边沿JK触发器74LS109
- 12.5 时序逻辑电路
  - 12.5.1 时序逻辑电路1
  - 12.5.2 时序逻辑电路2
  - 12.5.3 时序逻辑电路3
  - 12.5.4 同步D触发器74LS75组成的4位寄存器
  - 12.5.5 用维持阻塞D触发器74LS175组成的4位寄存器
  - 12.5.6 用D触发器74LS74组成的移位寄存器
  - 12.5.7 用JK触发器组成的移位寄存器
  - 12.5.8 四位双向移位寄存器74LS194
  - 12.5.9 用两片74LS194接成八位双向移位寄存器
  - 12.5.10 例5.3.1电路及功能演示
  - 12.5.11 用T触发器构成的同步二进制加法计数器
  - 12.5.12 4位同步二进制加法计数器74LS161
  - 12.5.13 用T'触发器构成的同步2进制加法计数器4520
  - 12.5.14 用T触发器构成的同步2进制减法计数器
  - 12.5.15 单时钟同步2进制可逆计数器74LS191
  - 12.5.16 双时钟同步2进制可逆计数器74LS193
  - 12.5.17 同步10进制加法计数器
  - 12.5.18 同步10进制加法计数器74LS160
  - 12.5.19 同步10进制减法计数器
  - 12.5.20 单时钟同步10进制可逆计数器74LS190
  - 12.5.21 用T'触发器构成的异步二进制加法计数器
  - 12.5.22 用T'触发器构成的异步二进制减法计数器
  - 12.5.23 异步10进制加法计数器
  - 12.5.24 二-五-十进制异步计数器74LS290
  - 12.5.25 用置零法将74LS160接成6进制计数器
  - 12.5.26 2-88电路的改进
  - 12.5.27 用置数法将74LS160接成6进制计数器（1）
  - 12.5.28 用置数法将74LS160接成6进制计数器（2）
  - 12.5.29 用两片74LS160按并行进位接成100进制计数器
  - 12.5.30 用两片74LS160按串行进位接成100进制计数器
  - 12.5.31 按并行进位接成54进制计数器
  - 12.5.32 用整体置零法接成23进制计数器
  - 12.5.33 用整体置数法接成23进制计数器
  - 12.5.34 能自启动的环形计数器
  - 12.5.35 能自启动的扭环形计数器
  - 12.5.36 用集成计数器和译码器构成的顺序脉冲发生器
  - 12.5.37 用扭环形计数器构成的顺序脉冲发生器
  - 12.5.38 例5.4.1 同步13进制计数器
  - 12.5.39 例5.4.2 数据检测器
  - 12.5.40 例5.4.3 自动售饮料机
- 12.6 脉冲波形的产生与变换
  - 12.6.1 用CMOS反相器构成的施密特触发器
  - 12.6.2 用TTL门电路构成的施密特触发器
  - 12.6.3 带与非功能的施密特触发器74LS13
  - 12.6.4 CMOS施密特触发器40106
  - 12.6.5 微分型单稳态触发器
  - 12.6.6 积分型单稳态触发器
  - 12.6.7 不可重触发集成单稳态触发器74LS121（1）
  - 12.6.8 2-111 不可重触发集成单稳态触发器74LS121（2）
  - 12.6.9 可重触发集成单稳态触发器74LS123
  - 12.6.10 对称式多谐振荡器
  - 12.6.11 环形振荡器
  - 12.6.12 带RC延迟电路的环形振荡器
  - 12.6.13 用施密特触发器构成的多谐振荡器
  - 12.6.14 占空比可调的多谐振荡器
  - 12.6.15 石英晶体多谐振荡器
  - 12.6.16 555定时器电路结构及性能测试
  - 12.6.17 555定时器接成的施密特触发器
  - 12.6.18 555定时器接成的单稳态触发器
  - 12.6.19 555定时器接成的多谐振荡器
  - 12.6.20 555定时器接成的占空比可调的多谐振荡器
- 12.7 存储器
  - 12.7.1 二极管ROM的电路结构
  - 12.7.2 用MOS管构成的存储矩阵
  - 12.7.3 2K8RAM功能演示
- 12.8 微控制器
  - 12.8.1 用PIC驱动的LCD
  - 12.8.2 用MCU控制的水箱
  - 12.8.3 用MCU组成的运算器
- 12.9 ADC/DAC
  - 12.9.1 权电阻网络DA转换器
  - 12.9.2 双级权电阻网络DA转换器
  - 12.9.3 倒T型电阻网络DA转换器
  - 12.9.4 并联比较型AD转换器
  - 12.9.5 计数型AD转换器
13 行业证书考试
- 13.1 IntelFPGA产教融合基地资源
- 13.2 考证时间公告
- 13.3 考试通知
- 13.4 考证辅导视频
- 13.5 证书考前辅导模拟试题
- 13.6 认证考试结果公告
- 13.7 获得Intel FPGA工程师证书名单（动态更新）
- 13.8 获得Intel FPGA工程师证书名单（动态更新）
- 13.9 2022芯云未来“FPGA菁英挑战赛”
14 课外辅导
- 14.1 vwf仿真操作教程
- 14.2 ModelSim教程
- 14.3 数字比较器
- 14.4 补码计算
- 14.5 静态显示
- 14.6 电子琴设计教程
- 14.7 8bit全减器的设计
- 14.8 6章个性化作业辅导
- 14.9 等精度频率计设计资料
- 14.10 LPM宏模块使用
- 14.11 任意进制计数器的设计（Verilog）
- 14.12 任意进制计数器设计（MSL)
- 14.13 课程思政-教学片段

期末挑战大作业报告提交

期末挑战大作业报告提交：

期末挑战大作业请在PBL分组挑战任务中提交！

设计报告的书写请按照Intel FPGA中国创新中心培训资源中关于设计报告部分的要求书写。

图片预览