门控锁存器
上一节
下一节
秦工 黄爱蓉 吴幼芬 王敬华 起为民 毛五星 贾茜 周俊
目录
-
1 数字逻辑基础
-
1.1 数制
-
1.2 码制
-
1.3 逻辑运算和逻辑门
-
-
2 逻辑代数
-
2.1 逻辑代数的基本公式和规则
-
2.2 逻辑函数的代数化简
-
2.3 最小项表达式和卡诺图
-
2.4 逻辑函数的图形化简
-
-
3 组合逻辑电路
-
3.1 组合逻辑电路的分析
-
3.2 组合逻辑电路的设计
-
3.3 加法器
-
3.4 译码器
-
3.5 数据选择器和数据分配器
-
-
4 锁存器和触发器
-
4.1 基本SR锁存器
-
4.2 门控锁存器
-
4.3 主从D触发器
-
4.4 触发器的逻辑功能
-
-
5 时序逻辑电路
-
5.1 时序逻辑电路特点和功能描述
-
5.2 时序逻辑电路的分析
-
5.3 时序逻辑电路的设计1
-
5.4 时序逻辑电路的设计2
-
5.5 计数器
-
5.6 寄存器和移位寄存器
-
-
6 硬件描述语言Verilog HDL
-
6.1 Verilog HDL程序基本结构
-
6.2 Verilog HDL基本语法规则
-
6.3 Verilog HDL设计层次与风格
-
6.4 分层次的电路设计方法
-
-
7 逻辑门电路
-
7.1 MOS管开关电路
-
7.2 CMOS反相器
-
7.3 CMOS传输门、CMOS三态输出门
-
7.4 BJT管开关电路
-
7.5 TTL反相器
-
-
8 半导体存储器
-
8.1 只读存储器（ROM）
-
8.2 随机存取存储器（RAM）
-
-
9 数模和模数转换器
-
9.1 D/A转换器（上）
-
9.2 D/A转换器（下）
-
9.3 A/D转换的一般过程
-
9.4 并行比较型AD转换器
-
9.5 逐次比较型A/D转换器
-
-
10 脉冲波形的产生与变换
-
10.1 概述及施密特触发器
-
10.2 单稳态触发器
-
10.3 多谐振荡器
-
10.4 555定时器及应用-1
-
10.5 555定时器及应用-2
-
-
11 数字电子技术实验
-
11.1 门电路的功能测试
-
11.2 组合逻辑电路的设计
-
11.3 触发器及其应用
-
11.4 计数器及其应用
-
11.5 用Verilog HDL在FPGA上实现全加器
-
11.6 用Verilog HDL在FPGA上实现数码管译码电路
-
11.7 用Verilog HDL在FPGA上实现分频器
-
11.8 用Verilog HDL在FPGA上实现计数器
-
