目录

  • 1 课前资源
    • 1.1 学习资料
    • 1.2 课程实施大纲
    • 1.3 2021年1月Intel FPGA免费公开课
      • 1.3.1 第1天
      • 1.3.2 第2天
      • 1.3.3 第3天
    • 1.4 在线学习Verilog
    • 1.5 开发环境软件下载
    • 1.6 Quartus软件安装
    • 1.7 quartus19.1使用简明指导
    • 1.8 Quartus 19.1基于原理图的设计范例
    • 1.9 MIF编辑器工具
    • 1.10 IntelFPGA产教融合基地资源
    • 1.11 答辩汇报PPT制作
  • 2 第1章 概述
    • 2.1 章节要点
    • 2.2 EDA技术概述-ppt
    • 2.3 1-1 什么是EDA
    • 2.4 1-2 HDL简介
    • 2.5 1-3 设计层次与综合
    • 2.6 1-4 FPGA设计流程
    • 2.7 1-5 常用EDA工具
    • 2.8 1-6 IP
    • 2.9 1-7 EDA发展趋势
    • 2.10 章节测试
  • 3 第2章 FPGA与CPLD结构原理
    • 3.1 2-1 可编程逻辑器件概述
    • 3.2 2-2简单PLD结构原理
    • 3.3 2-2b简单PLD结构原理(2)
    • 3.4 2-3aCPLD的结构原理(1)
    • 3.5 2-3bCPLD的结构原理(2)
    • 3.6 2-4aFPGA的结构原理(1)
    • 3.7 2-4b FPGA的结构原理(2)
    • 3.8 2-4c FPGA的结构原理(3)
    • 3.9 2-4dFPGA厂商
    • 3.10 2-5a硬件测试与JTAG(1)
    • 3.11 2-5b硬件测试与JTAG(2)
    • 3.12 2-6aCPLD和FPGA的编程与配置(1)
    • 3.13 2-6bCPLD和FPGA的编程与配置(2)
    • 3.14 章节测试
  • 4 第3章 组合逻辑电路的Verilog设计
    • 4.1 3-1半加器电路的Verilog描述
    • 4.2 3-2多路选择器的Verilog描述
    • 4.3 3-3Verilog加法器设计
    • 4.4 3-4组合逻辑乘法器设计
    • 4.5 3-5RTL概念
    • 4.6 章节测试
  • 5 第4章 时序电路的Verilog设计
    • 5.1 4-1DFF的Verilog表述
    • 5.2 4-2D-Latch的Verilog表述
    • 5.3 4-3同步与异步
    • 5.4 4-4二进制计数器的Verilog表述
    • 5.5 4-5移位寄存器的Verilog表述与设计
    • 5.6 4-6可预置型计数器设计
  • 6 第5章 时序仿真与硬件实现
    • 6.1 5-1Verilog程序输入和编译
    • 6.2 5-2仿真测试
    • 6.3 5-3引脚锁定与硬件测试
    • 6.4 5-4时序电路硬件设计与仿真示例
    • 6.5 5-5SignalTapII的使用方法
    • 6.6 5-6属性表述与编译控制
    • 6.7 5.7计数器LPM模块调用
    • 6.8 5.8LPMRAM
    • 6.9 5.9LPM_ROM的定制和使用
    • 6.10 5.10在系统存储器数据读写编辑器应用
    • 6.11 5.11FPGA中嵌入式PLL
    • 6.12 5.12In-SystemSourcesandProb
  • 7 第6章 VerilogHDL深入
    • 7.1 6-1阻塞赋值与非阻塞赋值
    • 7.2 6-2不完整条件语句与时序电路的关系
    • 7.3 6-4三态的Verilog描述
    • 7.4 6-6库元件和UDP用法
    • 7.5 章节测试
  • 8 第7章 Verilog仿真与时序分析
    • 8.1 9-1VerilogHDL仿真流程
    • 8.2 9-2VerilogHDLTestBench仿真
    • 8.3 9-3HDL仿真实例
    • 8.4 9-4Verilog系统任务和系统函数
    • 8.5 9-5延时模型
    • 8.6 9-6仿真激励与Verilog数字系统仿真
    • 8.7 章节测试
  • 9 第8章 Verilog状态机设计技术
    • 9.1 8-1Verilog状态机的一般形式
    • 9.2 8-2Moore型状态机及其设计
    • 9.3 8-3ADC采样控制状态机设计
    • 9.4 8-4序列检测状态机设计
    • 9.5 8-5Mealy型状态机设计
    • 9.6 8-6状态机编码
    • 9.7 8-7安全状态机设计
    • 9.8 章节测试
  • 10 基础实验
    • 10.1 实验准备
    • 10.2 FPGA口袋实验板介绍
    • 10.3 实验1 逻辑门设计与测试
    • 10.4 实验2 逻辑电路的层次化设计
    • 10.5 实验3 计数器与键盘防抖动设计
    • 10.6 实验4 分频器与简易电子琴设计
    • 10.7 实验5 数码管动态扫描
    • 10.8 实验6 自动售货机控制器与波形信号发生器设计
  • 11 期末挑战实验
    • 11.1 章节要点
    • 11.2 自选挑战性综合设计选题要求
    • 11.3 期末挑战实践作业提交
    • 11.4 学生作品展
  • 12 Intel FPGA初级证书考证
    • 12.1 培训中心
    • 12.2 模拟题
    • 12.3 往期培训视频
    • 12.4 最后一批考试时间
    • 12.5 考证通知
    • 12.6 考试结果公告
  • 13 拓展阅读
    • 13.1 行业发展
    • 13.2 前沿研究
    • 13.3 EDA工具
考证通知
考生您好!

       您将于2021年7月20日下午13:30-14:30参加FPGA初级工程师证书考试,考试须知如下,请认真阅读。

一、考试科目:FPGA 初级工程师证书

二、考试时间:2021 年 7 月 20 日下午 13:30—14:30

三、用时:1 小时

四、考试方式:电脑答题

五、考试须知:

1、考前准备:

(1)   考试方式说明:考生须自行准备电脑,保证网络畅通。如出现掉线、答题超时、重复提交等因个人情况导致答题过程不符合标准的,视成绩无效且当次考试不提供补考措施,如需再次考试,请预约下一周期考试时间;

(2)            考生须独立作答,周围不得有其他人和声音进行干扰。考试过程中严禁与其他人员交谈;

(3)            考试结束后提交考卷,确保提交成功后方可退出考试系统;

2、考试操作流程:

Step1、考生提前在FPGA 中国创新中心官网注册账号,或将个人信息提交给老师统一注册后获取账号。

注意:考试前1天请各位考生自行登录考试系统查看是否有考试信息,若有问题及时联系中心老师。

Step2、考生直接通过以下链接进入考试系统考试。(登录账号为在FPGA 中国创新中心官网注册的账号)

考试系统:https://examination.fpga-china.com:18080/#/login

Step3、考试时间到刷新网页即可进入考试。考生答题完毕后,可以通过“提交试卷”完成答题。等待系统提示“提交成功”方可确认完成本次考试;

3、考试成绩查询及证书下载:考试结束后 15 个工作日之内可登录英特尔 FPGA 中国创新中心官网查询成绩,自行下载打印电子版证书,纸质证书会在30内邮寄。

4、补考:为让更多人学好 FPGA 知识初级考试,正常参加考试未通过的考生,可以在咨询老师处报名免费补考一次。

最后,预祝各位考生考试成功!

附账:

考试账号,密码单独通知                                                                                             考试系统:https://examination.fpga-china.com:18080/#/login        

姓名用户名
张泷谊scsf01
李玉茹scsf02
邓剑锋scsf03
陈旭宇scsf04
曾帅scsf05
魏蕴泽scsf06
孙卜禹scsf07
张菊scsf08
王惺皓scsf09
王麒童scsf10
朱敏烨scsf11
张龙越scsf12
张洋境scsf13
高奥scsf14
林隆scsf15
张舒韵scsf16
江孝坤scsf17
李勇志scsf18
贺新越scsf19
谭佳佳scsf20
彭子玥scsf21
李茂果scsf22
刘雨豪scsf23
钟沛廷scsf24
郭婷scsf25
陈卓scsf26
晏龙图scsf27
范钟齐scsf28
汤璨scsf29
陆荣琦scsf30
朱翠萍scsf31
杨儒全scsf32
杨思贤scsf33
廖双全scsf34
张波scsf35
尹志恒scsf36
梁乔scsf37