计算机组成原理实验

齐学梅，陈付龙，孙道清，沈展，刘永斌，徐晟

目录

  • 1 电子设计自动化
    • 1.1 电子设计自动化概述
    • 1.2 Xilinx Nexys 4 FPGA 开发板
    • 1.3 Xilinx Vivado
    • 1.4 工程示例
    • 1.5 实验
  • 2 Verilog HDL基础
    • 2.1 Verilog HDL简介
    • 2.2 Verilog HDL层次建模
    • 2.3 Verilog HDL结构化建模
    • 2.4 Verilog HDL数据流建模
    • 2.5 Verilog HDL行为建模
    • 2.6 实验
  • 3 数据的机器级表示
    • 3.1 编码转换
    • 3.2 定点数和浮点数
    • 3.3 数据的宽度和存储
    • 3.4 数据校验码
    • 3.5 实验
  • 4 定点运算
    • 4.1 加法器
    • 4.2 定点加/减法
    • 4.3 定点乘法
    • 4.4 定点除法
    • 4.5 逻辑运算与移位运算
    • 4.6 算术逻辑单元（ALU）
    • 4.7 实验
  • 5 浮点运算
    • 5.1 浮点加减法
    • 5.2 浮点乘法
    • 5.3 浮点除法
    • 5.4 浮点运算单元
  • 6 存储器
    • 6.1 寄存器
    • 6.2 半导体存储器
    • 6.3 半导体存储器容量的扩展
    • 6.4 实验
  • 7 Cache
    • 7.1 Cache原理
    • 7.2 直接映像方式
    • 7.3 全相联映像方式
    • 7.4 组相联映像方式
    • 7.5 替换策略
    • 7.6 写策略（一致性问题）
  • 8 MIPS指令系与汇编语言程序设计
    • 8.1 MIPS处理器架构
    • 8.2 MIPS-C指令集
    • 8.3 MIPS汇编程序设计
    • 8.4 MIPS汇编程序编辑和调试
    • 8.5 实验
  • 9 单周期MIPS处理器设计
    • 9.1 CPU设计概述
    • 9.2 单周期MIPS处理器的数据通路设计
    • 9.3 单周期MIPS处理器的控制器设计
    • 9.4 单周期MIPS处理器的仿真与测试
    • 9.5 实验
  • 10 多周期MIPS处理器设计
    • 10.1 多周期MIPS处理器的数据通路设计
    • 10.2 多周期MIPS处理器的控制器设计
    • 10.3 实验
  • 11 流水线MIPS处理器设计
    • 11.1 理想流水线
    • 11.2 气泡流水线
    • 11.3 转发流水线
    • 11.4 实验
Cache原理