实验十：寄存器设计
上一节
下一节
实验十：寄存器设计
主要内容：利用Verilog HDL对指令寄存器、指令计数器、数据缓冲器等专用寄存器建模与验证。利用Verilog HDL对寄存器组（通用寄存器）建模与验证。
实验类型：验证性实验。
课程思政：存储系统的分层思想。
陈付龙，孙道清，沈展，徐晟，罗乐，陈士县，周武
目录
-
1 前言
-
1.1 课程简介
-
1.2 说课
-
1.3 预备学习
-
-
2 计算机系统概论
-
2.1 计算机的发展历程
-
2.2 计算机系统的基本组成
-
2.3 计算机系统的层次结构
-
2.4 程序开发与执行过程
-
2.5 计算机系统性能评价
-
2.6 本章小结
-
-
3 数据的机器级表示
-
3.1 数制和编码
-
3.2 定点数的表示
-
3.3 浮点数的表示
-
3.4 十进制数的表示
-
3.5 非数值数据的编码表示
-
3.6 数据的宽度和存储
-
3.7 数据的校验码
-
3.8 本章小结
-
-
4 运算方法和运算部件
-
4.1 高级语言和机器指令中的运算
-
4.2 基本运算部件
-
4.3 定点数运算
-
4.4 浮点数运算
-
4.5 运算部件的组成
-
-
5 存储器分层体系结构
-
5.1 存储器概述和RAM芯片
-
5.2 主存与CPU的连接及其读写操作
-
5.3 高速缓冲存储器
-
5.4 虚拟存储器
-
5.5 本章小结
-
-
6 指令系统
-
6.1 指令格式设计
-
6.2 指令系统设计
-
6.3 指令系统实例
-
6.4 程序的指令集表示
-
6.5 本章小结
-
-
7 中央处理器
-
7.1 CPU概述
-
7.2 单周期处理器设计
-
7.3 多周期处理器设计
-
7.4 微程序控制器设计
-
7.5 异常和中断处理
-
7.6 本章小结
-
-
8 指令流水线
-
8.1 指令流水线概述
-
8.2 流水线数据通路和控制逻辑
-
8.3 流水线冒险及其处理
-
8.4 高级流水线技术
-
8.5 本章小结
-
-
9 互连及输入 输出组织
-
9.1 外设概述
-
9.2 外设与CPU、主存的互连
-
9.3 I/O接口
-
9.4 I/O数据传送方式
-
9.5 I/O子系统
-
9.6 本章小结
-
-
10 复习
-
10.1 知识要点
-
10.2 2013年试卷
-
10.3 2014年试卷
-
10.4 2015年试卷
-
10.5 2016年试卷
-
10.6 2017年试卷
-
10.7 2018年试卷
-
10.8 2019年试卷
-
10.9 2020年考试
-
10.10 2021年试卷
-
10.11 2022年试卷
-
10.12 2023年试卷
-
10.13 2024年试卷
-
-
11 实验
-
11.1 实验一：Xilinx Nexys4开发板使用（选做）
-
11.2 实验二：数据的机器级表示
-
11.3 实验三：定点加减法实现
-
11.4 实验四：定点乘除法实现（选做）
-
11.5 实验五：逻辑运算与移位运算（选做）
-
11.6 实验六：ALU设计
-
11.7 实验七：浮点加减法（选做）
-
11.8 实验八：浮点乘法和除法（选做）
-
11.9 实验九：浮点运算单元（选做）
-
11.10 实验十：寄存器设计
-
11.11 实验十一：RAM和ROM设计
-
11.12 实验十二：Cache设计 （选做）
-
11.13 实验十三：MIPS汇编程序调试
-
11.14 实验十四：单周期MIPS微处理器设计
-
11.15 实验十五：简单多周期MIPS微处理器设计（选做）
-
11.16 实验十六：复杂多周期MIPS微处理器设计（选做）
-
11.17 实验十七：流水线MIPS微处理器设计（选做）
-
