实验三：定点加减法实现

主要内容：利用Verilog HDL对4位超前进位加法器、32位加法器、32位定点补码加法器建模与验证。

实验类型：验证性实验。

课程思政：高性能计算。