目录

  • 1 课前资源
    • 1.1 电子版教材(第五版)
    • 1.2 课程实施大纲
    • 1.3 2021年1月Intel FPGA免费公开课
      • 1.3.1 第1天
      • 1.3.2 第2天
      • 1.3.3 第3天
    • 1.4 在线学习Verilog
  • 2 概述
    • 2.1 章节要点
    • 2.2 EDA技术概述-ppt
    • 2.3 EDA技术概况1
    • 2.4 EDA技术概况2
  • 3 EDA设计流程及其工具
    • 3.1 章节要点
    • 3.2 EDA工具
    • 3.3 EDA设计流程
  • 4 FPGA与CPLD结构与应用
    • 4.1 章节要点
    • 4.2 FPGA与CPLD的结构原理-PPT
    • 4.3 可编程逻辑器件
  • 5 原理图输入设计方法
    • 5.1 章节要点
    • 5.2 基于HDL的设计流程演示
    • 5.3 原理图设计流程演示
    • 5.4 层次化设计
  • 6 VerilogHDL基本语法
    • 6.1 VerilogHDL发展历史
  • 7 组合电路的Verilog设计
    • 7.1 章节要点
    • 7.2 第3章 组合电路的Verilog设计
    • 7.3 组合电路的VHDL建模1
    • 7.4 组合电路的VHDL建模2
    • 7.5 组合电路的VHDL建模3
    • 7.6 组合电路的VHDL建模4
    • 7.7 时序电路的VHDL建模1
    • 7.8 时序电路的VHDL建模2
    • 7.9 章节总结
  • 8 VHDL设计进阶
    • 8.1 章节要点
    • 8.2 VHDL设计深入1
    • 8.3 VHDL设计深入2
    • 8.4 总结
  • 9 有限状态机设计
    • 9.1 章节要点
    • 9.2 FSM设计1
    • 9.3 FSM设计2
    • 9.4 FSM设计拓展
  • 10 VHDL结构与要素
    • 10.1 章节要点
  • 11 VHDL基本语句
    • 11.1 章节要点
    • 11.2 VHDL知识拾遗
  • 12 设计优化和设计方法
    • 12.1 章节要点
    • 12.2 VHDL设计优化
  • 13 EDA工具软件接口
    • 13.1 章节要点
  • 14 基础实验
    • 14.1 实验准备
    • 14.2 实验1 逻辑门设计与测试
    • 14.3 实验2 逻辑电路的层次化设计
    • 14.4 实验3 计数器与键盘防抖动设计
    • 14.5 实验4 分频器与简易电子琴设计
    • 14.6 实验5 数码管动态扫描
    • 14.7 实验6 自动售货机控制器设计
  • 15 电子系统设计实践
    • 15.1 章节要点
    • 15.2 自选挑战性综合设计选题要求
自选挑战性综合设计选题要求


题目

一、教材中可选综合实验

    实验6-3

    实验6-4

    实验6-5

    实验6-6(基于实验5-7)

    实验7-1

    实验8-1

    实验8-2

    实验8-3

    实验8-4

    实验8-5

    实验9-3

    实验9-4

    实验10-3

    实验10-4

    实验10-5


二、实验教材中可选实验

    第四章

        所有实验均可选择,但必须完成所有拓展内容,或扩充拓展。

    第五章所有实验

    第六章所有实验

三、网上可选题目推荐

    https://www.docin.com/p-925892897.html

        

四、其他自选题目

    简易计算器设计

    电梯控制器

    音乐盒设计

    …………

要求

一、大作业可以在实验箱上完成,但必须满足以下条件:

    1.必须使用动态扫描模式

    2.按键不允许使用键1~8,只能使用键9~14。

    3.时钟只能使用50MHz晶振,不能用其他时钟源。

二、大作业允许2~3个同学组队完成,但必须明确每个同学完成的工作量。

三、大作业完成后的答辩时间安排在第16周的上课时间,地点在北319实验室。

四、大作业需要提交设计报告

五、完成比较成功的小组需要提交作品工作情况的录像和完整工程包