调研报告和Verilog HDL报告模板
下一节
龚晓峰
目录
-
1 课程相关资料
-
1.1 调研报告和Verilog HDL报告模板
-
1.2 ModelSim安装和使用
-
1.3 口袋机实践相关资料
-
-
2 绪论
-
2.1 数字与模拟系统
-
2.2 数字系统的优势
-
2.3 数电课程的重要性
-
2.4 课程安排
-
2.5 考核方法与本章PPT
-
-
3 第一章_数制和编码
-
3.1 第一章_1_概述
-
3.2 第一章_2_十进制和二进制
-
3.3 第一章_3_八进制和十六进制和十进制与任意进制的相互转换
-
3.4 第一章_4_二进制和八进制及十六进制的相互转换
-
3.5 第一章_5_二进制与伏羲八卦
-
3.6 第一章_6_BCD码
-
3.7 第一章_7_Gray码
-
3.8 第一章_8_原码
-
3.9 第一章_9_反码
-
3.10 第一章_10_补码
-
3.11 第一章_11_偏移码及小结
-
3.12 第一章_12_PPT和作业
-
-
4 第二章_逻辑门电路
-
4.1 第二章_0_概述
-
4.2 第二章_0_数字电路中的1和0
-
4.3 第二章_1_AND
-
4.4 第二章_2_或门
-
4.5 第二章_3_NOT
-
4.6 第二章_4_复合逻辑门_异或
-
4.7 第二章_5_其它复合逻辑门
-
4.8 第二章_6_三极管的开关特性
-
4.9 第二章_7_MOS场效应管开关特性
-
4.10 第二章_8_TTL与非门的功能
-
4.11 第二章_9_电压传输特性
-
4.12 第二章_10_输入负载特性
-
4.13 第二章_11_输出负载特性
-
4.14 第二章_12_TTL非门_或非门_与或非门_异或门等
-
4.15 第二章_13_集电极开路与非门
-
4.16 第二章_14_TTL三态门等
-
4.17 第二章_15_NMOS非门
-
4.18 第二章_16_NMOS与非门_或非门
-
4.19 第二章_17_CMOS
-
4.20 第二章_18_CMOS输入负载特性_本章小结
-
4.21 第二章_19_PPT和作业
-
-
5 第三章_逻辑代数基础
-
5.1 第三章_0_概述
-
5.2 第三章_1_逻辑代数定理与规则
-
5.3 第三章_2_逻辑代数常用公式
-
5.4 第三章_3_最小项与SOP
-
5.5 第三章_4_最大项及POS
-
5.6 第三章_5_公式法化简
-
5.7 第三章_6_卡诺图
-
5.8 第三章_7_卡诺图化简最简与或式及最简或与式
-
5.9 第三章_8_卡诺图化简逻辑函数实例
-
5.10 第三章_9_带随意项的逻辑函数化简
-
5.11 第三章_10_引入变量卡诺图化简
-
5.12 第三章_11_Verilog HDL基础
-
5.13 第三章_12_总结
-
5.14 第三章_13_PPT和作业
-
-
6 第四章_组合逻辑电路
-
6.1 第四章_1_概述
-
6.2 第四章_2_组合逻辑电路分析
-
6.3 第四章_3_组合逻辑电路设计中的always块
-
6.4 第四章_4_组合逻辑电路设计_三人投票选举
-
6.5 第四章_5_水泵控制电路
-
6.6 第四章_6_举重比赛投票电路
-
6.7 第四章_7_2-4二进制译码器
-
6.8 第四章_8_3-8二进制译码器
-
6.9 第四章_9_译码器实现逻辑函数
-
6.10 第四章_10_显示译码器
-
6.11 第四章_11_多路选择器
-
6.12 第四章_12_8选1多路选择器_MUX实现逻辑函数
-
6.13 第四章_13_MUX实现逻辑函数2
-
6.14 第四章_14_数据分配器
-
6.15 第四章_15_数据选择器的应用
-
6.16 第四章_16_比较器
-
6.17 第四章_17_加法器
-
6.18 第四章_18_竞争冒险及本章小结
-
6.19 第四章_19_PPT及作业示例
-
-
7 第五章_触发器
-
7.1 第五章_1_概述
-
7.2 第五章_2_基本RS触发器
-
7.3 第五章_3_时序电路的描述方式
-
7.4 第五章_4_时钟触发器
-
7.5 第五章_5_RS主从触发器电路结构及原理
-
7.6 第五章_6_JK主从触发器
-
7.7 第五章_7_直接输入信号
-
7.8 第五章_8_主从D及T触发器
-
7.9 第五章_9_主从触发器的问题
-
7.10 第五章_10_正边沿触发器_触发器的Verilog HDL实现
-
7.11 第五章_11_触发器的应用实例
-
7.12 第五章_12_一道难题_本章词汇
-
7.13 第五章_13_本章PPT及作业
-
-
8 第六章(Part I)_时序逻辑电路_分析与设计
-
8.1 第六章_0_本章PPT及作业示例
-
8.2 第六章_1_概述
-
8.3 第六章_2_时序电路分析_1
-
8.4 第六章_3_时序电路分析_2
-
8.5 第六章_4_时序电路设计例1_1
-
8.6 第六章_5_时序电路设计例1_2
-
8.7 第六章_6_时序电路设计例2
-
8.8 第六章_7_时序电路设计例3
-
8.9 第六章_8_时序电路设计例4
-
8.10 第六章_9_Verilog HDL有限状态机基础
-
8.11 第六章_10_Verilog HDL有限状态机例题
-
-
9 第六章(Part II)_时序逻辑电路_计数器和寄存器
-
9.1 第六章_11_计数器_绪论
-
9.2 第六章_12_计数器_74161基础
-
9.3 第六章_13_计数器_74161_例1_方法1
-
9.4 第六章_14_计数器_74161_例1_方法2和3
-
9.5 第六章_15_计数器_74161_例2_3_4
-
9.6 第六章_16_计数器_74160_74163
-
9.7 第六章_17_计数器_74290
-
9.8 第六章_18_寄存器_九种基本寄存器类型
-
9.9 第六章_19_集成寄存器74194
-
9.10 第六章_20_74194实现九种基本寄存器
-
9.11 第六章_21_74194例题_寄存器的Verilog_本章词汇
-
-
10 第七章_脉冲生成电路
-
10.1 第七章_0_课件和作业
-
10.2 第七章_01_绪论
-
10.3 第七章_02_555定时器
-
10.4 第七章_03_施密特触发器原理
-
10.5 第七章_04_施密特触发器应用
-
10.6 第七章_05_单稳态概述
-
10.7 第七章_06_555构成的单稳态
-
10.8 第七章_07_74121和74122
-
10.9 第七章_08_单稳态的应用_整形与定时
-
10.10 第七章_09_单稳态的应用_延时1
-
10.11 第七章_10_单稳态的应用_延时2
-
10.12 第七章_11_多谐_概述
-
10.13 第七章_12_555定时器构成多谐振荡器_电路原理
-
10.14 第七章_13_555定时器构成多谐振荡器_应用案例
-
10.15 第七章_14_555定时器构成多谐振荡器_占空比可调
-
10.16 第七章_15_石英晶体多谐振荡器
-
10.17 第七章_16_施密特多谐振荡器
-
10.18 第七章_17_一个案例_本章小结
-
-
11 第八章_数字系统设计
-
11.1 第八章_0_课件和作业
-
11.2 第八章_1_概述_ASM基本符号
-
11.3 第八章_2_ASM块
-
11.4 第八章_3_ASM图改错题
-
11.5 第八章_4_ASM实例
-
11.6 第八章_5_数字系统设计实例_彩灯控制系统
-
11.7 第八章_6_数字系统设计实例_交通灯_系统分析
-
11.8 第八章_7_数字系统设计实例_交通灯_ASM图
-
11.9 第八章_8_数字系统设计实例_交通灯_控制器设计
-
11.10 第八章_9_数字系统设计实例_交通灯_数据处理器设计
-
11.11 第八章_10_数字系统设计实例_交通灯_VerilogHDL实现
-
11.12 第八章_11_交通灯实物展示_本章小节
-
-
12 第九章_数模与模数转换
-
12.1 第九章_0_课件和作业
-
12.2 第九章_1_概述
-
12.3 第九章_2_DAC_权电阻
-
12.4 第九章_3_DAC_梯形
-
12.5 第九章_4_DAC_倒梯形
-
12.6 第九章_5_DAC_双极性码
-
12.7 第九章_6_DAC_7533_自然加权
-
12.8 第九章_7_DAC_7533_偏移码和补码
-
12.9 第九章_8_DAC_技术指标
-
12.10 第九章_9_ADC_概述
-
12.11 第九章_10_ADC_基本概念
-
12.12 第九章_11_ADC_Flash ADC
-
12.13 第九章_12_ADC_并串型 ADC
-
12.14 第九章_13_ADC_双积分ADC
-
12.15 第九章_14_ADC_技术指标及总结
-
-
13 第十章_存储器与可编程逻辑阵列
-
13.1 第十章_课件与作业
-
13.2 第十章_0_概述
-
13.3 第十章_1_RAM_基础知识
-
13.4 第十章_2_RAM_符号与芯片
-
13.5 第十章_3_RAM_扩展
-
13.6 第十章_4_ROM_基础知识
-
13.7 第十章_5_ROM_逻辑函数实现
-
13.8 第十章_6_PAL
-
