目录

  • 1 Computer Architecture Course Overview
    • 1.1 Basic Information
    • 1.2 Computer Architecture  Overview
    • 1.3 Learning Resource
  • 2 Basic Concepts of Computer Architecture
    • 2.1 Preview Contents
    • 2.2 计算机系统设计的内容
    • 2.3 定量分析技术
      • 2.3.1 加快经常性事件
      • 2.3.2 Amdahl定律
      • 2.3.3 CPU性能公式
      • 2.3.4 程序局部性原理
    • 2.4 计算机系统的性能评价
    • 2.5 对冯·诺依曼结构的改进
    • 2.6 提高并行性的技术途径
    • 2.7 Test
  • 3 Instruction system architecture
    • 3.1 Preview Contents
    • 3.2 Instruction system structure classification
    • 3.3 Addressing mode
    • 3.4 Functional design of instruction system
    • 3.5 Operand type and size
    • 3.6 Design of instruction format
    • 3.7 MIPS instruction set structure
    • 3.8 Test
  • 4 Pipeline Technology
    • 4.1 Preview Contents
    • 4.2 Basic concepts of pipeline
    • 4.3 Pipeline classification
    • 4.4 Pipeline performance index(1)
    • 4.5 Pipeline performance index(2)
    • 4.6 Nonlinear pipeline scheduling
    • 4.7 Pipeline hazards
    • 4.8 Test(1)
    • 4.9 Pipeline collision(1)
    • 4.10 Pipeline collision(2)
    • 4.11 Pipeline implementation(1,2)
    • 4.12 Test(2)
  • 5 Vector processors
    • 5.1 向量处理方式
    • 5.2 向量处理机的结构
    • 5.3 提高向量处理机性能的主要技术
    • 5.4 向量处理机性能评价
    • 5.5 向量处理机实例
    • 5.6 Test
  • 6 指令级并行(ILP)及开发-硬件方法
    • 6.1 指令级并行的概念
    • 6.2 指令的动态调度
    • 6.3 动态分支预测技术
    • 6.4 多指令流出技术
    • 6.5 Test
  • 7 Storage system
    • 7.1 Preview Contents
    • 7.2 Storage system hierarchy
    • 7.3 Cache基本知识(1)
    • 7.4 Cache基本知识(2)
    • 7.5 Cache基本知识(3)
    • 7.6 Cache性能分析
    • 7.7 Test(1)
    • 7.8 降低Cache不命中率(1)
    • 7.9 降低Cache不命中率(2)
    • 7.10 减少Cache不命中开销
    • 7.11 Test(2)
    • 7.12 减少命中时间
    • 7.13 并行主存系统
    • 7.14 虚拟存储器
    • 7.15 Test(3)
  • 8 Input/output system
    • 8.1 Preview Contents
    • 8.2 Basic concepts of I / O system
    • 8.3 RAID
    • 8.4 Bus
    • 8.5 Test(1)
    • 8.6 Channel processor
    • 8.7 I/O and OS
    • 8.8 Test(2)
  • 9 互连网络
    • 9.1 Preview Contents
    • 9.2 互连网络的基本概念
    • 9.3 互连网络的结构参数与性能指标
    • 9.4 互连函数
    • 9.5 Test(1)
    • 9.6 静态互连网络
    • 9.7 动态互连网络
    • 9.8 消息传递机制
    • 9.9 Test(2)
  • 10 多处理机
    • 10.1 Preview Contents
    • 10.2 多处理机概念
    • 10.3 对称式共享存储器
    • 10.4 分布式共享存储器
    • 10.5 Test(1)
    • 10.6 同步
    • 10.7 同时多线程
    • 10.8 大规模并行处理机
    • 10.9 多处理机实例
    • 10.10 Test(2)
  • 11 Parallel Processing with Multi-core
    • 11.1 PRAM and Parallel Computing
    • 11.2 Test
    • 11.3 Part I: Introduction to Parallel Processing with Multi-core
    • 11.4 Part II: Introduction to Parallel Processing with Multi-core
    • 11.5 Part III: Introduction to Parallel Processing with Multi-core
    • 11.6 Part IV: Introduction to Parallel Processing with Multi-core
    • 11.7 Part V: Sorting
    • 11.8 Exercises
    • 11.9 Lab
    • 11.10 Quizzes
  • 12 计算机系统结构未来发展趋势
    • 12.1 计算机系统结构挑战及趋势
    • 12.2 后摩尔时代处理器芯片体系结构的变化
    • 12.3 计算机系统结构趋势-存储
    • 12.4 计算机系统结构课程总结
    • 12.5 部分习题
    • 12.6 Test
  • 13 课程实验
    • 13.1 实验平台说明
    • 13.2 实验一:MIPS指令系统和MIPS体系结构
    • 13.3 实验二:流水线及流水线中的冲突
    • 13.4 实验三:指令调度和延迟分支
    • 13.5 实验四:Cache性能分析
    • 13.6 实验五:Tomasulo算法
    • 13.7 实验六:再定序缓冲(ROB)工作原理
    • 13.8 实验七:多Cache一致性——监听协议
    • 13.9 实验八:多Cache一致性——目录协议
实验一:MIPS指令系统和MIPS体系结构

A.1 实验一 MIPS指令系统和MIPS体系结构

A.1.1 实验目的

1.        了解和熟悉指令级模拟器。

2.        熟练掌握MIPSsim模拟器的操作和使用方法。

3.        熟悉MIPS指令系统及其特点,加深对MIPS指令操作语义的理解。

4.        熟悉MIPS体系结构。

A.1.2实验平台

实验平台采用指令级和流水线操作级模拟器MIPSsim

环境的建立:见A.0

A.1.3 实验内容和步骤

首先要阅读MIPSsim模拟器的使用方法(见附录B,然后了解MIPSsim的指令系统(见附录C)。

1.      启动MIPSsim(用鼠标双击MIPSsim.exe)。

2.      点击“配置”→“流水方式”,使模拟器工作在非流水方式下。

3.      阅读附录,熟悉MIPSsim模拟器的操作和使用方法。

可以先载入一个样例程序(在本模拟器所在的文件夹下的“样例程序”文件夹中),然后分别以单步执行一条指令、执行多条指令、连续执行、设置断点等的方式运行程序,观察程序的执行情况,观察CPU中寄存器和存储器的内容的变化。

4.      选择“文件”→“载入程序”选项,加载样例程序alltest.asm,然后查看“代码”窗口,查看程序所在的位置(起始地址为0x00000100)。

5.      查看“寄存器”窗口PC寄存器的值:[PC]= 0x              

6.      执行loadstore指令。步骤如下:

(1)单步执行一条指令(F7)。

(2)下一条指令地址为0x               是一条    (有,无)符号载入      (字节,半字,字)指令。

(3)单步执行1条指令(F7)。

(4)查看R1的值[R1]= 0x                              

(5)下一条指令地址为0x               ,是一条    (有,无)符号载入      (字,半字,字)指令。

(6)单步执行1条指令。

(7)查看R1的值,[R1]=0x              

(8)下一条指令地址为0x               ,是一条    (有,无)符号载入      (字,半字,字)指令。

(9)单步执行1条指令。

(10)        查看R1的值,[R1]= 0x                             

(11)   单步执行1条指令。

(12)   下一条指令地址为0x               ,是一条保存      (字,半字,字)指令。

(13)   单步执行1条指令。

(14)   查看内存BUFFER处字的值,值为0x                             

7.      执行算术运算类指令。步骤如下:

(1)   双击“寄存器”窗口里的R1,将其值修改为2

(2)   双击“寄存器”窗口里的R2,将其值修改为3

(3)   单步执行1条指令。

(4)   下一条指令地址为0x                  是一条加法指令。

(5)   单步执行1条指令。

(6)   查看R3的值,[R3]= 0x                             

(7)   下一条指令地址为0x                  ,是一条乘法指令。

(8)   单步执行1条指令。

(9)   查看LOHI的值,[LO]= 0x                 [HI]=0x                

8.      执行逻辑运算类指令。步骤如下:

(1)   双击“寄存器”窗口里的R1,将其值修改为0xFFFF0000

(2)   双击“寄存器”窗口里的R2,将其值修改为0xFF00FF00

(3)   单步执行1条指令。

(4)   下一条指令地址为0x                  是一条逻辑与运算指令,第二个操作数寻址方式是                     (寄存器直接寻址,立即数寻址)。

(5)   单步执行1条指令。

(6)   查看R3的值,[R3]= 0x                             

(7)   下一条指令地址为:0x                  是一条逻辑或指令,第二个操作数寻址方式是                     (寄存器直接寻址,立即数寻址)。

(8)   单步执行1条指令。

(9)   查看R3的值,[R3]= 0x                             

9.      执行控制转移类指令。步骤如下:

(1)   双击“寄存器”窗口里的R1,将其值修改为2

(2)   双击“寄存器”窗口里的R2,将其值修改为2

(3)   单步执行1条指令。

(4)   下一条指令地址为0x               ,是一条BEQ指令,其测试条件是:          ,目标地址为0x               

(5)   单步执行1条指令。

(6)   查看PC的值,[PC]=0x               ,表明分支          (成功,失败)。

(7)   下一条指令地址是一条BGEZ指令,其测试条件是          ,目标地址为0x               

(8)   单步执行1条指令。

(9)   查看PC的值,[PC]=0x               ,表明分支          (成功,失败)。

(10)下一条指令地址是一条BGEZAL指令,其测试条件是          ,目标地址为0x               

(11)单步执行1条指令。

(12)查看PC的值,[PC]=0x               ,表明分支          (成功,失败);查看R31的值,[R31]= 0x                             

(13)单步执行1条指令。

(14)查看R1的值,[R1]=0x                             

(15)下一条指令地址为0x                ,是一条JALR指令,保存目标地址的寄存器为R     ,保存返回地址的目标寄存器为R    

(16)单步执行1条指令。

(17)查看PCR3的值,[PC]=0x              

[R3]= 0x