降低Cache不命中率（1）
上一节
下一节
本部分学习如何降低Cache不命中率。主要包含八种方法：增加块大小、增加Cache容量、提高相联度、伪相联Cache、硬件预取、编译器控制预取、编译优化、牺牲Cache。
计算机系统结构（Computer Architecture）
杜根远（GenyuanDu）目录
-
1 Computer Architecture Course Overview
-
1.1 Basic Information
-
1.2 Computer Architecture Overview
-
1.3 Learning Resource
-
-
2 Basic Concepts of Computer Architecture
-
2.1 Preview Contents
-
2.2 计算机系统设计的内容
-
2.3 定量分析技术
-
2.4 计算机系统的性能评价
-
2.5 对冯·诺依曼结构的改进
-
2.6 提高并行性的技术途径
-
2.7 Test
-
-
3 Instruction system architecture
-
3.1 Preview Contents
-
3.2 Instruction system structure classification
-
3.3 Addressing mode
-
3.4 Functional design of instruction system
-
3.5 Operand type and size
-
3.6 Design of instruction format
-
3.7 MIPS instruction set structure
-
3.8 Test
-
-
4 Pipeline Technology
-
4.1 Preview Contents
-
4.2 Basic concepts of pipeline
-
4.3 Pipeline classification
-
4.4 Pipeline performance index（1）
-
4.5 Pipeline performance index（2）
-
4.6 Nonlinear pipeline scheduling
-
4.7 Pipeline hazards
-
4.8 Test（1）
-
4.9 Pipeline collision（1）
-
4.10 Pipeline collision（2）
-
4.11 Pipeline implementation（1,2）
-
4.12 Test（2）
-
-
5 Vector processors
-
5.1 向量处理方式
-
5.2 向量处理机的结构
-
5.3 提高向量处理机性能的主要技术
-
5.4 向量处理机性能评价
-
5.5 向量处理机实例
-
5.6 Test
-
-
6 指令级并行（ILP）及开发-硬件方法
-
6.1 指令级并行的概念
-
6.2 指令的动态调度
-
6.3 动态分支预测技术
-
6.4 多指令流出技术
-
6.5 Test
-
-
7 Storage system
-
7.1 Preview Contents
-
7.2 Storage system hierarchy
-
7.3 Cache基本知识（1）
-
7.4 Cache基本知识（2）
-
7.5 Cache基本知识（3）
-
7.6 Cache性能分析
-
7.7 Test（1）
-
7.8 降低Cache不命中率（1）
-
7.9 降低Cache不命中率（2）
-
7.10 减少Cache不命中开销
-
7.11 Test（2）
-
7.12 减少命中时间
-
7.13 并行主存系统
-
7.14 虚拟存储器
-
7.15 Test（3）
-
-
8 Input/output system
-
8.1 Preview Contents
-
8.2 Basic concepts of I / O system
-
8.3 RAID
-
8.4 Bus
-
8.5 Test（1）
-
8.6 Channel processor
-
8.7 I/O and OS
-
8.8 Test（2）
-
-
9 互连网络
-
9.1 Preview Contents
-
9.2 互连网络的基本概念
-
9.3 互连网络的结构参数与性能指标
-
9.4 互连函数
-
9.5 Test（1）
-
9.6 静态互连网络
-
9.7 动态互连网络
-
9.8 消息传递机制
-
9.9 Test（2）
-
-
10 多处理机
-
10.1 Preview Contents
-
10.2 多处理机概念
-
10.3 对称式共享存储器
-
10.4 分布式共享存储器
-
10.5 Test（1）
-
10.6 同步
-
10.7 同时多线程
-
10.8 大规模并行处理机
-
10.9 多处理机实例
-
10.10 Test（2）
-
-
11 Parallel Processing with Multi-core
-
11.1 PRAM and Parallel Computing
-
11.2 Test
-
11.3 Part I: Introduction to Parallel Processing with Multi-core
-
11.4 Part II: Introduction to Parallel Processing with Multi-core
-
11.5 Part III: Introduction to Parallel Processing with Multi-core
-
11.6 Part IV: Introduction to Parallel Processing with Multi-core
-
11.7 Part V: Sorting
-
11.8 Exercises
-
11.9 Lab
-
11.10 Quizzes
-
-
12 计算机系统结构未来发展趋势
-
12.1 计算机系统结构挑战及趋势
-
12.2 后摩尔时代处理器芯片体系结构的变化
-
12.3 计算机系统结构趋势-存储
-
12.4 计算机系统结构课程总结
-
12.5 部分习题
-
12.6 Test
-
-
13 课程实验
-
13.1 实验平台说明
-
13.2 实验一：MIPS指令系统和MIPS体系结构
-
13.3 实验二：流水线及流水线中的冲突
-
13.4 实验三：指令调度和延迟分支
-
13.5 实验四：Cache性能分析
-
13.6 实验五：Tomasulo算法
-
13.7 实验六：再定序缓冲（ROB）工作原理
-
13.8 实验七：多Cache一致性——监听协议
-
13.9 实验八：多Cache一致性——目录协议
-
