目录

  • 1 项目1逻辑状态笔的制作
    • 1.1 初识数字电路
    • 1.2 数制与码制
    • 1.3 常用逻辑关系
    • 1.4 集成逻辑门电路
    • 1.5 认识面包板
    • 1.6 Multisim仿真软件介绍及安装教程
    • 1.7 Multisim万用表的使用
    • 1.8 逻辑门功能Multisim仿真测试
    • 1.9 项目制作及测试
  • 2 项目2三变量多数表决器的制作
    • 2.1 逻辑代数基础
    • 2.2 逻辑函数表示方法
    • 2.3 卡诺图化简逻辑函数
    • 2.4 逻辑化简拓展
    • 2.5 组合逻辑电路
    • 2.6 Multisim逻辑变换器的使用
    • 2.7 三变量多数表决电路仿真设计
    • 2.8 项目制作及测试
  • 3 项目3数字显示器的制作
    • 3.1 编码器
    • 3.2 译码器
    • 3.3 数据选择器和数据分配器
    • 3.4 编码器、译码器功能仿真测试
    • 3.5 译码器循环流水灯仿真设计
    • 3.6 数字显示器仿真设计
    • 3.7 Multisim字发生器的使用
    • 3.8 项目制作及测试
  • 4 项目4四位加法器数码显示电路的制作
    • 4.1 加法器
    • 4.2 数值比较器
    • 4.3 Multisim虚拟数码管的使用
    • 4.4 加法显示电路仿真设计
    • 4.5 项目制作及测试
  • 5 项目5智力竞赛抢答器的设计与制作
    • 5.1 基本RS触发器
    • 5.2 JK触发器
    • 5.3 D触发器和T触发器
    • 5.4 Multisim函数发生器的使用
    • 5.5 触发器功能仿真测试
    • 5.6 抢答器电路仿真设计
    • 5.7 项目制作及测试
  • 6 项目6数字钟的设计与制作
    • 6.1 时序逻辑电路分析
    • 6.2 计数器
    • 6.3 N进制计数器
    • 6.4 寄存器
    • 6.5 Multisim逻辑分析仪的使用
    • 6.6 计数器、寄存器功能测试
    • 6.7 数字钟的电路设计
    • 6.8 项目制作及测试
  • 7 项目7防盗报警器的制作
    • 7.1 555定时器结构原理
    • 7.2 555定时器构成多谐振荡器
    • 7.3 555定时器构成单稳态触发器
    • 7.4 555定时器构成施密特触发器
    • 7.5 Multisim虚拟示波器的使用
    • 7.6 555定时器功能测试
    • 7.7 项目制作及测试
  • 8 项目8数字电压表的设计与制作
    • 8.1 AD、DA转换
    • 8.2 集成D/A转换器功能及应用
    • 8.3 集成A/D转换器功能及应用
    • 8.4 A/D转换器和D/A转换器功能测试
  • 9 总复习
    • 9.1 总复习
Multisim逻辑分析仪的使用

一、Multisim逻辑分析仪

逻辑分析仪(Logic Analyzer) 可以同步记录和显示16位数字信号,可用于对数字信号 的高速采集和时序分析,逻辑分析仪的图标、显示界面、设置界面如图7.22所示

 

 

 

7.22   逻辑分析仪显示界面

逻辑分析仪左侧从上到下有16个接线端子,用于接入被测信号。底部有3个接线端子, C 是外部时钟输入端,Q是时钟控制输入端,T是触发控制输入端。

逻辑分析仪的操作面板分为图形显示区、显示控制区、游标测量数据显示区、Clock 制区、Trigger控制区。

1. 图形显示区:面板最左侧16个小圆圈代表16个输入端,如果某个连接端接有被测信号,则该小圆圈内出现一个黑圆点。被采集的16路输入信号依次显示在屏幕上。当改变 输入信号连接导线的颜色时,显示波形的颜色立即相应改变。

2. 显示控制区:用于控制波形的显示与清除。有3个按钮,其功能如下 

停止(Stop 按钮:停止逻辑分析仪的波形继续显示。

重置(Reset 按钮:逻辑分析仪复位并清除显示波形。

反向(Reverse按钮:改变屏幕背景的颜色

3. 游标测量数据显示区:移动游标上部的三角形可以读取波形的逻辑数据。T1  T2 分别表示游标1和游标2离开扫描线零点的时间,T2-T1 表示两者之间的时间差。

4.  时钟Clock控制区:包括时钟数/格(Clock/Div编辑框及设置(Set按钮。

钟数/格(Clock/Div: 显示屏上每个水平刻度显示的时钟脉冲数。

设置(Set按钮:设置时钟脉冲,单击该按钮,弹出时钟设置(Clock Setup对话框。时钟源(Clock source外部External内部Internal),通常选内部;时钟频Clock rate编辑区域是设置时钟频,应和被测信号频率数量级保持一致采样设置(Sampling setting包括预触发样本(Pre-trigger samples)、后触发样本(Post-trigger samples阈值电压Threshold Volt)设置

二、用逻辑分析仪测试计数器功能

打开Multisim软件,放置十六进制计数器 74LS161,时钟端接函数发生器,设计波形为矩形波,占空比50%,频率10Hz,振幅8V,将计数器输出接十六进制数码管,用来显示计数状态,放置逻辑分析仪,将四路输出和时钟源分别接入,用不同颜色的线加以区分,被测电路如图7.23所示

将逻辑分析仪时钟数/格”设置为2,点设置将时钟频率设置为20Hz,运行电路,得到波形图如7.24所示,可以看出,输出从低位到高位频率依次减半,逻辑分析仪测得的时序波形完全符合计数器74LS161逻辑功能。

用同样的方法测试计数器 74LS16074LS16274LS163,总结它们的功能有什么异同。

    

7.23  计数器74LS161测试电路

 

7.24  逻辑分析仪显示界面