一、教学要点：
同步时序逻辑电路设计的一般步骤如下：
1）由给定的逻辑功能要求求出原始状态图
一般所要设计的同步时序电路的逻辑功能是用文字或时序图来描述说明电路的输入、输出及状态的关系，因此，必须把它们变成相应的状态图。由于开始得到的状态图是对逻辑问题最原始的抽象，其中可能包含多余的状态，所以称为原始状态图。原始状态图的正确与否是时序逻辑电路设计最关键的一步，因为以后所有的设计步骤均是在此基础上进行的，只有这一步正确，后面的工作才是有效的。
建立原始状态图的具体过程如下：
（1）确定时序电路模型
同步时序电路有Mealy型和Moore型两种模型，具体将电路设计成哪种模型，有的由设计要求规定，有的由设计人员选择。不同模型对应的电路结构不同。
（2）分析电路的输入条件和输出要求，确定输入变量、输出变量及该电路应包含的状态，并用字母S0、S1、… 表示这些状态。
（3）分别以上述状态为现态，确定在每一个可能的输入组合作用下应转移到哪个状态及相应的输出，即可求出原始状态图。
2）状态化简
对原始状态图进行化简，消除多余的状态，保留有效状态，从而使设计出来的电路得到简化。状态图的化简是建立在状态等效这个概念的基础上的。所谓状态等效，是指有两个或两个以上的状态，在输入相同的条件下，不仅有相同的输出，而且向同一个次态转换。凡是等效状态都可以合并。
3）状态编码、并画出编码后的状态图和状态表
状态编码就是对简化状态图中的各种状态进行二进制编码。一般情况下，采用的状态编码方案不同，所得到的电路形式也不同。为便于记忆和识别，一般选用的状态编码都遵循一定的规律，如用自然二进制数码。
4）选择触发器的类型及个数
触发器的个数n应满足n≥log2 M ，M为状态的数目。
5）求出电路的输出方程和各触发器的驱动方程。
首先根据状态表可直接列出输出信号及次态的真值表。该真值表中，电路的输入信号X和触发器的现态Qn作为输入变量，电路的输出Z和触发器的次态Qn+1作为输出变量。然后根据该真值表画出相应的卡诺图（或直接由状态表得到该卡诺图），最后分别求出输出方程、各触发器的状态方程，进而求出驱动方程。
6）画出电路的逻辑电路图，并检查自启动能力。
二、典型例题解析：
例6-3 电路是1111序列检测器。当连续4个或4个以上的“1”（高电平）输入检测器时，检测器便输出高电平“1”，在其它情况下输出低电平“0”。
分析：
