一、课程的教学目标与任务 电子线路实验（II）是数字电路与逻辑设计的重要实践环节。现代数字电路技术的研究建立在以实验设计和计算机仿真基础上，通过本课程的学习，学生应（1）（支撑指标点5.1）掌握相关实验仪器、设备的使用方法，了解数字系统的EDA开发流程，熟悉EDA工具软件，培养讨论习惯，触发创新思维；（2）（支撑指标点4.3）能够对实验结果数据进行合理有效的处理和分析，得到相关结论；（3）（支撑指标点4.2）针对工程领域特定问题，具备设计实验方案和进行实验的能力。 二、课程具体内容及基本要求 （一）中小规模集成数字电路设计（8学时） 集成逻辑门的测试、译码器及其应用、计数器和移存器功能测试及应用 1．基本要求 （1）熟悉集成与非门逻辑功能和主要参数的的测试方法、掌握通用实验板的基本原理、功能及其使用方法；掌握测试一般电路的逻辑功能，并根据测试的逻辑结果给出电路的逻辑表达式； （2）掌握中规模译码器的逻辑功能和使用方法；掌握利用译码器实现任意函数发生电路，并测试其结果； （3）掌握集成计数器的使用方法；熟悉MSI时序功能器件的应用；掌握利用集成计数器设计任意模值计数器并由数码管显示； （4）掌握移存器的使用方法；熟悉MSI时序功能器件的应用；掌握利用移存器设计任意模值计数器并由数码管显示。 2．重点、难点 重点：学会看懂数字集成电路引脚图；掌握常用数字集成电路的功能及应用方法。 难点：掌握组合逻辑电路、时序逻辑电路的调试方法。 3．作业及课外学习要求 （1）实验预习要求： 设计实验电路原理图，写出电路功能测试内容； （2）实验报告要求： 保证实验报告的真实性、及时性、原创性。无论实验是否合作完成，报告均须独立完成。主要内容包括：各实验所需实验电路图（自学并使用电路设计软件画出）或实验电路源程序，实验结果（Flow Summary截图，仿真波形需解释说明）等。文档发至课代表处，于上交日与课代表确认是否上交给教师，并保留报告原件至成绩发布。由课代表检查文档名、文档类型和封面后打包在当次实验后的一周内发至老师邮箱，过后不接受补交，也不接受个人提交。 4．对毕业要求支撑的指标点：5.1和4.3 （二）大规模集成数字电路设计（8学时） 指定设计多选一和自由设计。 1．基本要求 （1）熟悉Quartus® II软件基本设计环境，了解PLD设计流程的基本步骤； （2）掌握数字电路仿真的操作技术； （3）熟悉下载和测试方法。 2．重点、难点 重点：掌握Quartus II软件的仿真方法。 难点：自由设计性实验。 3．作业及课外学习要求 （1）实验预习要求： 根据给定实验条件，设计实验电路源程序，编译仿真，写出电路功能测试内容； （2）实验报告要求： 保证实验报告的真实性、及时性、原创性。无论实验是否合作完成，报告均须独立完成。主要内容包括：各实验所需实验电路图（自学并使用电路设计软件画出）或实验电路源程序，实验结果（Flow Summary截图，仿真波形需解释说明）等。文档发至课代表处，于上交日与课代表确认是否上交给教师，并保留报告原件至成绩发布。由课代表检查文档名、文档类型和封面后打包在当次实验后的一周内发至老师邮箱，过后不接受补交，也不接受个人提交。 4．对毕业要求支撑的指标点：5.1，4.3和4.2。 三、教学安排及方式 总学时16学时，其中：讲授1学时，实验（或上机或综合练习或多种形式）15学时。 序号 课程内容 学时 教学方式 1 集成逻辑门的测试 2 讲授、实验 2 译码器及其应用 2 实验 3 计数器 2 实验 4 移存器功能测试及应用 2 实验 5 指定设计多选一 2 实验 6 指定设计多选一 2 实验 7 自行设计实验方案并加以实现 4 实验 四、本课程对毕业要求的贡献 本课程分为两部分：中小规模标准数字集成电路实验和FPGA实验。通过学习本课程，加深学生对集成数字芯片的电路特性方面的认识；掌握VHDL程序分析与设计方法；让学生体会实际电路中可能出现的问题；发挥学生对实验结果数据进行合理有效的处理和分析，得到相关结论的积极性；提高学生设计实验方案和进行实验的能力。通过本课程的学习，也为后续课程的学习做好理论与技术的准备。 五、说明 （一）与相关课程的分工衔接 与数字电路与逻辑设计课程同时开设，对课程内容进行实验、计算机辅助设计和仿真分析。 （二）其他说明 无。