设计报告模板
主讲教师:王雨雷,韩力英,王杨,高振斌,伍萍辉,刘艳萍,张艳,李珣
课程章节 | | 文件类型 | | 修改时间 | | 大小 | | 备注 | |
1.1 设计报告模板 |
.docx
|
2022-04-28 | 17.87KB | ||
2.3 教学大纲 |
.pdf
|
2021-04-27 | 343.48KB | ||
3.3.1 开发板介绍 |
.ppt
|
2022-04-28 | 1.31MB | ||
3.3.2 EGO1约束文件 |
.docx
|
2021-03-04 | 21.61KB | ||
4.1 工程建立 |
.ppt
|
2022-04-28 | 5.36MB | ||
4.2 设计文件输入 |
.ppt
|
2022-04-28 | 12.59MB | ||
4.3 功能仿真 |
.ppt
|
2021-03-04 | 6.67MB | ||
4.4 添加时序约束 |
.ppt
|
2022-04-28 | 11.63MB | ||
4.5 工程实现 |
.ppt
|
2022-04-28 | 9.67MB | ||
.MOV
|
2022-04-28 | 12.84MB | |||
5.1 IP核封装 |
.ppt
|
2021-03-04 | 9.06MB | ||
5.2 查看封装好的IP核 |
.ppt
|
2021-03-04 | 3.41MB | ||
5.3 IP核调用 |
.ppt
|
2021-03-04 | 4.53MB | ||
.MOV
|
2021-03-04 | 19.81MB | |||
6.1 实践操作易错答疑 |
.pptx
|
2022-04-28 | 12.33MB | ||
7.1 Verilog模块结构 |
.pptx
|
2021-04-26 | 499.24KB | ||
.mp4
|
2021-04-26 | 49.66MB | |||
7.2 assign语句及运算符 |
.pptx
|
2023-03-09 | 491.57KB | ||
.mp4
|
2023-03-09 | 76.15MB | |||
7.3 always语句块 |
.pptx
|
2021-03-04 | 485.60KB | ||
.mp4
|
2021-03-04 | 84.12MB | |||
7.4 底层模块和门原语调用 |
.pptx
|
2021-03-04 | 566.16KB | ||
.mp4
|
2021-03-04 | 34.21MB | |||
7.5 Verilog中的数据类型 |
.pptx
|
2021-03-04 | 429.76KB | ||
.mp4
|
2021-03-04 | 17.79MB | |||
7.6 Verilog中的数字表示形式及逻辑值 |
.pptx
|
2021-03-04 | 406.89KB | ||
.mp4
|
2021-03-04 | 10.44MB | |||
7.7 if语句 |
.pptx
|
2021-03-04 | 426.47KB | ||
.mp4
|
2021-03-04 | 19.66MB | |||
7.8 case语句 |
.pptx
|
2021-03-04 | 409.13KB | ||
.mp4
|
2021-03-04 | 25.65MB | |||
7.9 Verilog语言的描述风格 |
.pptx
|
2021-03-04 | 462.11KB | ||
.mp4
|
2021-03-04 | 16.40MB | |||
7.10 其它规定 |
.pptx
|
2022-04-28 | 403.67KB | ||
.mp4
|
2022-04-28 | 6.76MB | |||
7.11 Verilog测试模块设计 |
.mp4
|
2021-04-24 | 43.70MB | ||
.${file.extension}
|
2021-04-24 | -- | |||
8.2 多数表决器 |
.pdf
|
2021-02-28 | 137.28KB | ||
8.3 多路选择器 |
.pdf
|
2021-03-19 | 55.10KB | ||
9.1 组合逻辑电路设计举例1 |
.mp4
|
2021-04-24 | 56.99MB | ||
.${file.extension}
|
2021-04-24 | -- | |||
9.2 组合逻辑电路设计举例2 |
.mp4
|
2021-04-24 | 67.89MB | ||
.${file.extension}
|
2021-04-24 | -- | |||
9.3 变量译码器 |
.pdf
|
2021-03-01 | 182.67KB | ||
10.1 时序电路设计举例1 |
.mp4
|
2021-04-24 | 69.92MB | ||
.${file.extension}
|
2021-04-24 | -- | |||
10.2 时序电路设计举例2 |
.mp4
|
2021-04-24 | 66.15MB | ||
.${file.extension}
|
2021-04-24 | -- | |||
10.3 一位数码管显示电路设计 |
.mp4
|
2021-04-24 | 54.62MB | ||
.${file.extension}
|
2021-04-24 | -- | |||
10.4 多位数码管显示电路设计 |
.mp4
|
2021-04-24 | 65.25MB | ||
.${file.extension}
|
2021-04-24 | -- | |||
11.1 状态机设计基础 |
.mp4
|
2021-04-24 | 75.09MB | ||
.${file.extension}
|
2021-04-24 | -- | |||
11.2 状态机设计示例1 |
.mp4
|
2021-04-24 | 51.75MB | ||
.${file.extension}
|
2021-04-24 | -- | |||
11.3 状态机设计示例2 |
.mp4
|
2021-04-24 | 54.24MB | ||
.${file.extension}
|
2021-04-24 | -- | |||
11.4 状态机设计示例3 |
.mp4
|
2021-04-24 | 44.30MB | ||
.${file.extension}
|
2021-04-24 | -- | |||
11.8 自动售饮料控制器设计 |
.pdf
|
2021-03-16 | 84.04KB | ||
13.2 鼠标接口设计 |
.pdf
|
2021-03-01 | 107.63KB | ||
13.3 键盘接口设计 |
.pdf
|
2021-03-01 | 99.16KB | ||
13.5 蓝牙通信设计 |
.pdf
|
2021-03-01 | 88.66KB | ||
14.2 多功能数字钟设计 |
.pdf
|
2021-03-16 | 63.10KB | ||
14.6 数字秒表设计 |
.pdf
|
2021-03-16 | 56.35KB | ||
14.9 XADC实现电压表设计 |
.docx
|
2021-04-26 | 19.36KB | ||
15.1 万年历设计 |
.pdf
|
2021-03-01 | 68.14KB | ||
15.2 贪吃蛇设计 |
.pdf
|
2021-03-01 | 62.12KB | ||
15.3 脉冲耦合神经网络的FPGA实现 |
.pdf
|
2021-03-01 | 654.56KB | ||
15.4 微弱信号监测设计 |
.pdf
|
2021-03-01 | 878.86KB | ||
16.1 EDA技术概述---思维导图 |
.${file.extension}
|
2021-04-26 | -- | ||
16.2 VIVADO入门---思维导图 |
.${file.extension}
|
2021-04-26 | -- | ||
16.3 Verilog语言快速入门---思维导图 |
.${file.extension}
|
2021-04-26 | -- | ||
16.4 组合逻辑电路FPGA实现---思维导图 |
.${file.extension}
|
2021-04-26 | -- | ||
16.5 时序电路FPGA实现---思维导图 |
.${file.extension}
|
2021-04-26 | -- | ||
16.6 数码管显示电路---思维导图 |
.${file.extension}
|
2021-04-26 | -- | ||
16.7 状态机设计---思维导图 |
.${file.extension}
|
2021-04-26 | -- | ||
16.8 系统层次化设计---思维导图 |
.${file.extension}
|
2021-04-26 | -- |