教学要求

（一）概论

介绍现代 EDA技术， VerilogHDL 概况，介绍自顶向下的系统设计方法以及 FPGA 和 CPLD 的基本技术，要求对现代 EDA 技术及实现工具的使用方法和发展情况有一初步了解。

（二） EDA设计流程及工具

首先介绍基于 EDA软件的 FPGA/CPLD 开发流程和 ASIC 设计流程， 然后分别介绍与这些设计流程中各环节密切相关的 EDA工具软件，最后简述QuartusII 的基本情况和 IP 。

（三） FPGA/CPLD 结构与应用

主要介绍几类常用的大规模可编程逻辑器件的结构和工作原理。对 CPLD 的乘积项原理和 FPGA 的查找表原理分别进行剖析。最后介绍相关的编程下载和测试技术。

（四）Verilog HDL 设计初步

通过数个简单、完整而典型的Verilog HDL 设计示例，使学生初步了解用Verilog HDL 表达和设计电路的方法，并对由此而引出的Verilog HDL语言现象和语句规则能逐步趋向系统的了解。

（五） QuartusII 应用向导

通过实例，详细介绍基于 QuartusII 的 Verilog HDL 文本输入设计流程，包括设计输入、综合、适配、仿真测试和编程下载等方法，以及 QuartusII 包含的一些有用的测试手段，最后介绍原理图输入设计方法。

（六）Verilog HDL 设计进阶

介绍一些新的实例及相关的Verilog HDL语法知识，使学生进一步了解Verilog HDL 语言现象和语句规则的特点，以及应用Verilog HDL 表达与设计电路的方法。

（七）宏功能模块与 IP 应用

Altera 提供了可参数化的宏功能模块和 LPM 函数，并基于 Altera 器件的结构做了优化设计，使得设计的效率和可靠性得到了很大的提高。可以根据实际电路的设计需要，选择 LPM 库中的适当模块，并为其设定适当的参数，满足设计的需要。本章通过一些示例介绍 LPM 宏功能模块与 IP 核的使用方法。

（八）状态机设计

介绍使用Verilog HDL设计有限状态机一般性程序结构；介绍状态机的实用程序设计、 状态编码方法以及非法状态排除技术。

（九）Verilog HDL 程序结构与规则

介绍Verilog HDL 的基本程序结构，包括实体、结构体、进程、库和子程序等主要语句结构，要求掌握Verilog HDL 可综合程序设计的基本程序结构。重点了解进程语句结构及其运行特点。

（十）Verilog HDL 语句与 Verilog HDL 仿真

简要介绍Verilog HDL编程的 3 种描述风格；介绍 VerilogHDL 仿真方法、目的和延时模型、简介 Verilog HDL 程序综合概念与可综合的要求，介绍时序电路和组合电路的设计要点和方法。

（十一）设计优化和时序分析

分析资源优化、速度优化的常用方法，介绍 QuartusII 中优化设置与优化设计方法、以及时序分析方法。

（十二）实验

由于本课程是一实践性很强，且软硬件设计密切结合的课程， 所以安排了较多的实验内容，实验总学时为20，除实验 1 为基础实验，其余均为综合、设计性实验。

实验 1 ：基于 VerilogHDL 的简单组合与时序电路设计 2学时

实验 2： QuartusII 原理图设计 2学时

实验 3： 7 段数码管显示译码设计 2 学时

实验 4：数控分频器设计 2学时

实验 5：正弦波形信号发生器设计 2学时

实验 6： 8 位十六机制频率计设计 2 学时

实验 7：序列检测器设计） 2 学时

实验 8：数据采集电路和简易存储示波器设计 2学时

实验 9：比较器和 D/A 实现的 D/A 电路设计 2学时

实验 10：乐曲硬件演奏电路设计 2 学时

实验室有48台电脑及配套Cyclone II实验箱，每台电脑安装有Quartus II 11.0软件，可供学生学习、验证Verilog HDL工程开发，FPGA设计等内容

1：王金明，数字系统设计与Verilog HDL(第4版)，电子工业出版社，2012.12

2：潘松，黄继业，潘明，EDA技术使用教程，科学出版社，2010.6

3：江国强，EDA技术与应用，电子工业出版社，2013.1

4：张文爱，EDA技术与FPGA应用设计，电子工业出版社，2012.1